Skip to article frontmatterSkip to article content

論理回路

法政大学

複数の論理ゲートを組み合わせれば,より複雑な論理回路(logic circuit)を作ることができる.論理回路は,演算や記憶などを行う.

論理回路には,組み合わせ回路(combinational circuit)と順序回路(sequential circuit)の2種類がある.

組み合わせ回路

組み合わせ回路は,入力信号の状態に応じて出力信号が決まる.例えば,加算を行う加算器が該当する.

半加算器

コンピューターでは,もっとも基本的な演算は加算である.加算を行う論理回路は加算器(adder)と呼ばれる.加算機には,半加算器(half adder)と全加算器(full adder)がある.ここでは、半加算器について説明する.

半加算器は以下のような加算を行う.

0+000\begin{array}{r} 0 \\ + 0 \\ \hline 00 \\ \end{array}
0+101\begin{array}{r} 0 \\ + 1 \\ \hline 01 \\ \end{array}
1+001\begin{array}{r} 1 \\ + 0 \\ \hline 01 \\ \end{array}
1+110\begin{array}{r} 1 \\ + 1 \\ \hline 10 \\ \end{array}

半加算器は、二つの入力信号AABBを受け取り、二つの出力信号SSCCを生成する.ここで、SSはSum(和)を表し、CCはCarry(桁上がり)を表す.

半加算器は、次のような真理値表で表される.

AABBCCSS
0000
0101
1001
1110

AABBSSだけを見ると,これはXORゲートで実現できる.AABBCCだけを見ると,これはANDゲートで実現できる.したがって、半加算器は次のように表現できる.

half adder

Figure 1:半加算器

順序回路

順序回路は,入力信号の状態と内部の状態に応じて出力信号が決まる.例えば,記憶ができるSRラッチやが該当する.

SRラッチ

SRラッチは、1 bitの情報を記憶するための基本的な順序回路である.

ここでは、二つのNORゲートを用いたSRラッチについて説明する.

NORゲートは、入力信号が両方とも0のときに出力が1になるゲートである.

AABB出力
001
010
100
110

SRラッチは、SS(Set)とRR(Reset)の二つの入力信号を持ち、出力信号はQQQˉ\bar{Q}で表される.QQは記憶されている値を表し、Qˉ\bar{Q}はその否定を表す.

SR Latch

Figure 2:SRラッチ

SRラッチの動作は次の通りである.

  1. S=1S = 1R=0R = 0のとき、Q=1Q = 1Qˉ=0\bar{Q} = 0となる.「セット」状態になる.

  2. 次にS=0S = 0R=0R = 0のとき、出力は変化せず、Q=1Q = 1Qˉ=0\bar{Q} = 0のままとなる.「保持」状態になる.

  3. S=0S = 0R=1R = 1のとき、Q=0Q = 0Qˉ=1\bar{Q} = 1となる.「リセット」状態になる.

  4. 次にS=0S = 0R=0R = 0のとき、出力は変化せず、Q=0Q = 0Qˉ=1\bar{Q} = 1のままとなる.「保持」状態になる.

  5. S=1S = 1R=1R = 1のとき、出力は不定となる.

  6. 初期状態では、S=0S = 0R=0R = 0とする.QQQˉ\bar{Q}の初期値は不定である.

集積回路

集積回路(IC: Integrated Circuit)は、多数の論理ゲートを一つに集約したものである.集積回路は、論理ゲートの数に応じて、次のように分類される.

略語Full NameNumber of Gates
SSISmall-Scale Integration1-10 gates
MSIMedium-Scale Integration10-100 gates
LSILarge-Scale Integration100-100,000 gates
VLSIVery Large-Scale Integration100,000+ gates

(N. Dale and J. Lewis, Computer science illuminated, 7th ed. Sudbury, MA: Jones and Bartlett, 2024.)

CPU

コンピューターにおいて、最も重要な集積回路は中央処理装置(CPU: Central Processing Unit)である.

練習問題

  1. 以下の図に示す論理回路の真理値表を作成せよ.

Logic Circuit 1

Figure 3:問題1

ABOutput
00
01
10
11
  1. 以下の図に示す論理回路の真理値表を作成せよ.

Logic Circuit 2

Figure 4:問題2

ABOutput
00
01
10
11

|